

K R A J S K Ý   P E D A G O G I C K Ý   Ú S T A V  
V   B R A T I S L A V E

---

Ing. Vladimír   M A T Ě J K A

# **OSOBNÝ MIKROPOČÍTAČ PMD-85**

IDENTIFIKÁCIA PORÚCH

Bratislava  
1989

K R A J S K Ý   P E D A G O G I C K Ý   Ú S T A V  
V   B R A T I S L A V E

---

Ing. Vladimír   M A T Ě J K A

O S O B N Ý   M I K R O P O Č Í T A Č   P M D - 85

IDENTIFIKÁCIA PORÚCH

Bratislava

1989

Technická dokumentácia k osobnému mikropočítaču PMD 85 je určená užívateľom mikropočítača a technickým pracovníkom k identifikácii porúch. Dokumentácia nadväzuje na doteraz vydané užívateľské príručky.

Popis konštrukcie je rozdelený do štyroch samostatných častí, ktoré zodpovedajú konštrukcii mikropočítača.

Spôsob spracovania je zvolený tak, že každý list rieši samostatný technický problém. K danému obvodovému zapojeniu je podľa potreby nakreslená pravdivostná tabuľka činnosti obvodov, alebo sú rozkreslené potrebné časové priebehy. Na pozičnom zapojení obvodov je znázornený spôsob kontroly jednotlivých signálov logickou sondou a podľa potreby osciloskopom.

Pri popise konštrukcie modulu CPU sú nakreslené základné obvodové časti. Je vysvetlené adresovanie pamäti EPROM a spôsob zväčšenia pamäťovej kapacity na 8 kB. Ďalšia časť vysvetľuje obvodové zapojenie a spôsob kontroly pamäti RWM. K bližšej identifikácii porúch sú zakreslené schémy zapojenia a časové diagramy činnosti obvodov tvorby signálov STB, AMUX, VIDEO, RAS, CAS, CLOCK VIDEO. Na záver je zakreslený spôsob kontroly obvodov tvorby videosignálu po jednotlivých hlavných zložkách.

Modul klávesnice je vysvetlený v nadväznosti na modul CPU. Samostatne je nakreslené obvodové zapojenie optickej signalizácie a akustického návestidla. Pre bližšiu identifikáciu poruchy v týchto obvodoch sú uvedené jednoduché testovacie programy.

V závere tejto časti je nakreslené obvodové a montážne zapojenie tlačítka RESET, ktoré využívame ako náhradu klávesnice pri opravách na module CPU.

Pri vysvetľovaní spôsobu kontroly modulu ROM, je najskôr venovaná pozornosť adresovaniu jednotlivých pamätí, pre modul s kapacitou 16 kB a 32 kB. Je uvedený postup zväčšenia kapacity základného modulu na 32 kB.

Hlavné obvodové zapojenie je rozkreslené po jednotlivých samostatných častiach. Je vysvetlený spôsob programovej kontroly stykového obvodu 8255, spínacieho obvodu 12 V, obvodov generovania signálu CS, dátové a adresné zbernice modulu. V závere je uvedené zapojenie prepojovacích káblov pre priame pripojenie a nepriame cez aplikačný konektor.

Popis stykového modulu rieši hlavné obvodové zapojenie užívateľských kanálov a programový spôsob ich kontroly. Hlavný dôraz je kladený na spôsob identifikácie poruchy v kanáli pomocou jednoduchých testovacích programov.

V príručke sú použité značky na zisťovanie logickej úrovne takto:

- O - indikácia logickej úrovne Ø
- - indikácia logickej úrovne 1
- ⊗ - indikácia zmeny logickej úrovne

Veríme, že predkladaná príručka pomôže technicky vyspelým pedagogickým pracovníkom a technikom k dôkladnejšiemu poznaniu najrozšírenejšieho počítača na stredných školách a stredných odborných učilištiach.


Ing. Jozef Šimko  
vedúci kabinetu výpočtovej techniky





[illegible]

VIDEO	3206		AKTIVNÍ ES	ČINNOST
	EE	ES		
0	1	1	MLUKOVÁN	WIDEPROCESSOR
1	A14	A15	ES 8, A4, 8	MIKROPOLNÍ

**SCHUKA DEKODOVÁNI ADRES FENIXES SYSTÉMU**




**TA B U L K A D E K O D O V Á N Í A D R E S**




# SCHEMA KONTROLU NÁPĚJECÍ A SIGNÁLŮ ČES

# MODUL CPU - ZVĚTŠENÍ KAPACITY FIRMWARE - 8 KB



SCHEMA ZAPAJENÍ DEKODU ADRES - EPROM 1KB



- 1 odpojit A10 připojit A11
- 2 odpojit A11 připojit A12
- 3 odpojit A12 připojit A13
- 4 odpojit MR připojit GND
- 5 odpojit V11/12 připojit přímo A14
- 6 BEZ ZMĚN


SCHEMA ÚPRAV ZAPOJENÍ DEKODERU ADRES - EPROM 2KB

ADRESNÍ SBĚRNICE													ADRESY EPROM		CS
13	14	15	16	17	18	19	20	21	22	23	24	25	8 0 0 0	6	V4
1	0	0	0	0	0	0	0	0	0	0	0	0	8 7 F F	F	V5
1	0	0	0	1	1	1	1	1	1	1	1	1	8 8 0 0	F	V6
1	0	0	1	0	0	0	0	0	0	0	0	0	9 0 0 0	0	V7
1	0	0	1	1	1	1	1	1	1	1	1	1	9 7 F F	F	V8
1	0	0	1	0	0	0	0	0	0	0	0	0	9 8 0 0	0	V9
1	0	0	1	1	1	1	1	1	1	1	1	1	9 F F F	F	V10

ADRESY A0 ÷ A10 pro V4 ÷ V7  
/ ROZSAH 2KB /


3205				CS
E1	E2	A2	A1	A0
0	1	0	0	0
0	1	0	0	1
0	1	0	1	0
0	1	0	1	1
1	0	0	0	0
1	0	0	0	1
1	0	0	1	0
1	0	0	1	1

TABULKA DEKODOVÁNÍ ADRES a 2KB



SCHEMA ÚPRAV ZAPOJENÍ EPROM NA TYP 2KB


**MODUL CPU - KONTROLA SIGNÁLŮ ČAS**




	NOVEMBER	DIRECTOR R/W/M	PAGE
78 74 10 19 17 10 9 8 7 6 5 4 3 2 1 0			
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0			8
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1			
0 1 0 0 0 0 0 0 0 0 0 0 0 0 0			1
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1			
1 0			2
1 0			
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0			3
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1			

3205		015
E3	E2 E1	A2 A1 A0
1 0 0	0 0 0	0
1 0 0	0 0 1	1
1 0 0		
1 0 0	0 1 1	3

TABULKY DEKODOVÁNÍ ADRES RWM  
A GENEROVÁNÍ SIGNÁLŮ CAS



SCHEMA DEKODOVANI SIGNALU CAS : CAS



KONTROLA SIGNÁLŮ ČAS LOG. SONDOU

bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
V 41	V 40	V 39	V 38	V 37	V 36	V 35	V 34

PAGE 3  
75 KD

7	6	5	4	3	2	1	0
V48	V48	V47	V46	V46	V44	V43	V42



PAGE  
156D

7	6	5	4	3	2	1	Ø
V57	V56	V55	V54	V53	V52	V51	V50


PRICE  
15 K.O

SCHEMA ROZLOŽENÍ ADRES RWM

# MODUL CPU - KONTROLA OBVODŮ TVORBY ČASOVÝCH SIGNÁLŮ




KONTROLA OBVODŮ TVORBY ČASOVÝCH SIGNÁLŮ LOGICKOU SONDOU A OSCILOSKOPEM




ČASOVÝ DIAGRAM ČINNOSTI OBVODU V25

SCHEMA ZAPČENÍ OBVODŮ TVORBY ČASOVÝCH SIGNÁLŮ


# MODUL CPU - KONTROLA ADRESNÍ SBĚRNICE RWM



SCHEMA ZAPOJENÍ ADRESNÍ SBĚRNICE RWM





SCHEMA PŘEPÍNÁNÍ ADRESNÍCH VODIČŮ





SCHEMA KONTROLY ADRESNÍ SBĚRNICE LOGICNOU SPOJOU

# MODUL CPU - KONTROLA POSUVNÉHO REGISTRU 74164




SCHEMA ZAPOJENÍ A ČASOVÝ DIAGRAM ČINNOSTI POSUVNÉHO REGISTRU 74164



SCHEMA KONTROLY POSUVNÉHO REGISTRU LOGICKOU SONDOU A OSCILOSKOPEM


# MODUL CPU - KONTROLA SIGNÁLŮ VIDEOPROCESSORU





SCHEMA KONTROLY SIGNÁLŮ ČASOVÉ SPOUPRÁVČE VIDEOPROCESSORU A MIKROPOČÍTAČE



# MODUL CPU - KONTROLA SIGNÁLU STB






SCHEMA ZAPOJENÍ A ČASOVÝ DIAGRAM ČINNOSTI OBVODŮ TVORBY SIGNÁLU STB, STB




SCHEMA KONTROLY OBVODŮ TVORBY SIGNÁLU STB, STB LOGICKOU SONDOU A OSCILOSKOPEM


**MODUL CPU - KONTROLA SIGNÁLU AMUX**




**SCHEMA ZAPOJENÍ A ČASOVÝ DIAGRAM ČINNOSTI OBVODU TVORBY SIGNÁLU AMUX**




SCHEMA KONTROLY OBVODU TVORBY SIGNÁLU AMUX LOGICKOU SONDOU A OSCILOSKOPEM





SCHEMA ZAPOJENÍ A ČASOVÝ DIAGRAM ČINNOSTI OBVODU TVORBY SIGNÁLU VIDEO








SCHEMA KONTROLY OBVOJŮ TVORBY SIGNÁLU VIDEO, VIDEO LOGICKOU SCÉNU A OSCILOSKOPEM



# **MODUL CPU - KONTROLA SIGNÁLŮ RAS, ČAS**




**SCHEMA ZAPOJENÍ A ČASOVÝ DIAGRAM ČINNOSTI OBOVODŮ TVORBY SIGNÁLŮ RAS, ČAS**





**SCHEMA KONTROLNÍ OBOVODŮ TVORBY SIGNÁLŮ RAS, ČAS LOGICKOU SONDOU A OSCILOSKOPEM**

**MODUL CPU - KONTROLA SIGNÁLU CLOCK VIDEO**




**SCHEMA ZAPOJENÍ A ČASOVÝ DIAGRAM ČINNOSTI OBVODŮ TVORBY SIGNÁLU CLOCK VIDEO**




**SCHEMA KONTROLY OBVODŮ TVORBY SIGNÁLU CLOCK VIDEO LOGICKOU SONDOU A OSCILOSKOPEM**

# МОДУЛЬ CPU - КОНТРОЛЬ ОБОРОТ ТВОРЯЩЕГО ВИДЕОСХЕМАТУ




[illegible]

**SCHEMA ZAPOJENÍ A PŘEBĚHY SIGNÁLU 64 S**





KONTROLA OBYČNÉ TVORBĚ SIGNÁLŮ 64 M.S. OSCILOSKOPEM






**MODUL CPU - KONTROLA ŘÁDKOVÝCH SYNCHRONIZAČNÍCH IMPULSŮ**





**SCHEMA ZAPOJENÍ A ČASOVÉ PRŮBĚHY SIGNÁLŮ TVORBY ŘÁDKOVÝCH SYNCHRONIZAČNÍCH IMPULSŮ**




# KONTROLA OBVODŮ TVORBY KADKOVÝCH SYNCHRONIZAČNÍCH IMPULSŮ OSCILOSKOPEM

**KONTROLA OBYVOJŮ TVORBY ŘÍDKOVÝCH SYMCHRONIZAČNÍCH IMPULSŮ  
LOGICKOU SÍŤÍ**


# MODUL CPU - KONTROLA ZATEMŇOVACÍCH IMPULSŮ



KONTROLA JEVUJÍCÍ ZATEMŇOVACÍCH IMPULSŮ  
LOGICKOU SONOU




SCHEMA ZAPOJENÍ A ČASOVÉ PRŮBĚHY ZATEMŇOVACÍCH IMPULSŮ





KONTROLA ZATEMŇOVACÍCH IMPULSŮ OSCILOSKOPEM

# **MODUL CPU - KONTROLA VÝSTUPNÍHO REGISTRU VIDEODÁJE**




SCHEMA ZAPOJENÍ A ČASOVÝ DIAGRAM ČINNOSTI VÝSTUPNÍHO REGISTRU VIDEODÁJE



SCHEMA KONTROLY VÝSTUPNÍHO REGISTRU VIDEODÁJE LOGICKOU SÍMULACÍ A ČASOVÝMI KŘIVKAMI


# MODUL CPU - KONTROLA SIGNALŮ 11, 12




SCHEMA ZAPOJENÍ OBRVODŮ TVORBY SIGNALŮ f1, f2

SCHEMA KONTROLY SIGNALŮ f1, f2 LOGICKOU SONDOU A OSCILOSKOPEM

# MODUL KLV - KONTROLA OBRVODU KLÁVESNICE



SCHEMA ZAPOJENÍ OBRVODU KLÁVESNICE




ZAPOJENÍ KONEKTORU KLV


/pohled zpredu/

ADRESA	VÝBĚR SLOUPCE															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
2	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
3	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
4	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
5	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
6	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
7	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
8	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
9	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
10	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
11	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
12	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
13	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
14	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
15	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0


TABULKA ČINNOSTI DEKODÁRU



# MODUL KLV - KONTROLA OPTICKÉ SIGNALIZACE






SCHEMA ZAPOJENÍ OBVODŮ OPTICKÉ SIGNALIZACE




SCHEMA KONTROLY OBVODŮ OPTICKÉ SIGNALIZACE LOGICKOU SONDOU


# **MODUL KLV - KONTROLA AKUSTICKÉHO NÁVĚSTĚNÍ**




KONTROLA OBVODŮ AKUSTICKÉHO NÁVĚSTĚNÍ OSCILOSKOPEM







**SCHEMA ZAPOJENÍ TLACÍTEK STOP, SHIFT, RST**




**SCHEMA ZALOZENÍ TLAČÍTKA RESET PRC OPRAVY**


STAV TLACIFLA		R255		RSF
STOP	SHIFT	ST	P46	
0	0	0	1	1
1	0	0	0	1
0	1	0	0	1
0	0	1	1	0
0	1	1	1	0

I = TLAČÍPKO S TISLENUTÉ  
O = TLAČÍPKO UVOLNĚNÉ

**TAHULKA LOG. ÚROVNÍ PŘI KONTROLĚ SONDOU**




ZAPOJENÍ SIGNÁLŮ NA SYSTÉMOVÉM KONSTRUKU KI  
/POHLED ZPŘEDU/



MONTÁŽNÍ ZAPOJENÍ TLAČÍTKA RESET PRO OPRÁVY  
/POHLÉD ZPŘEDU/

# MODUL ROM - ADRESACE EPROM 2KB



KAPACITA	ADRESA EPROM	Č. PINŮ	DEKODÉR	PB0+PB7, PC0 ÷ PC7
1 KB	0000 - 03FF	0	0 0 0 0	0 0 0 0 0 0 0 0 0 0
2 KB	0400 - 07FF	0	0 0 0 0	1 1 1 1 1 1 1 1 1 1
3 KB	0800 - 0BFF	1	0 0 0 1	
4 KB	0C00 - 0FFF	1	0 0 0 1	
5 KB	1000 - 13FF	2	0 0 1 0	
6 KB	1400 - 17FF	2	0 0 1 0	
7 KB	1800 - 1BFF	3	0 0 1 1	
8 KB	1C00 - 1FFF	3	0 0 1 1	
9 KB	2000 - 23FF	4	0 1 0 0	
10 KB	2400 - 27FF	4	0 1 0 0	
11 KB	2800 - 2BFF	5	0 1 0 1	
12 KB	2C00 - 2FFF	5	0 1 0 1	
13 KB	3000 - 33FF	6	0 1 1 0	
14 KB	3400 - 37FF	6	0 1 1 0	
15 KB	3800 - 3BFF	7	0 1 1 1	
16 KB	3C00 - 3FFF	7	0 1 1 1	
17 KB	4000 - 43FF	8	1 0 0 0	
18 KB	4400 - 47FF	8	1 0 0 0	
19 KB	4800 - 4BFF	9	1 0 0 1	
20 KB	4C00 - 4FFF	9	1 0 0 1	
21 KB	5000 - 53FF	A	1 0 1 0	
22 KB	5400 - 57FF	A	1 0 1 0	
23 KB	5800 - 5BFF	B	1 0 1 1	
24 KB	5C00 - 5FFF	B	1 0 1 1	
25 KB	6000 - 63FF	C	1 1 0 0	
26 KB	6400 - 67FF	C	1 1 0 0	
27 KB	6800 - 6BFF	D	1 1 0 1	
28 KB	6C00 - 6FFF	D	1 1 0 1	
29 KB	7000 - 73FF	E	1 1 1 0	
30 KB	7400 - 77FF	E	1 1 1 0	
31 KB	7800 - 7BFF	F	1 1 1 1	
32 KB	7C00 - 7FFF	F	1 1 1 1	


ADRESACE 2 KB  
TYP 2716  
ADRESY  
0 0 0 0 ÷ 0 7 F F

4000 47FF 8	4800 4FFF 9	5000 57FF A	5800 5FFF B	6000 67FF C	6800 6FFF D	7000 77FF E	7800 7FFF F
0000 07FF 0	0800 0FFF 1	1000 17FF 2	1800 1FFF 3	2000 27FF 4	2800 2FFF 5	3000 37FF 6	3800 3FFF 7
4000 47FF 8	4800 4FFF 9	5000 57FF A	5800 5FFF B	6000 67FF C	6800 6FFF D	7000 77FF E	7800 7FFF F
3800 3FFF 7	3000 37FF 6	2800 2FFF 5	2000 1FFF 4	1800 17FF 3	1000 0FFF 2	0800 07FF 1	0000 07FF 0

SCHEMA ROZLOŽENÍ ADRES EPROM UPRÁVNĚNÉHO ROM MODULU /2716/

SCHEMA DEKODOVÁNÍ ADRES

# **MODUL ROM - ZVĚTŠENÍ KAPACITY PAMĚTI - 32kB**




**SCHEMATICKE ZNAZORNENÍ ZAPOJENÍ ROM MODULU 1KB**

PC2/16 odpojit od A/23  
 PC3/17 odpojit od B/22  
 PC4/18 odpojit od C/21  
 PC5/19 odpojit od D/20  
 PC7/10 zrušit obvodové zapojení U<sub>DD</sub>

PROG/18 odpojit GND  
 U<sub>DD</sub>/19 odpojit +12V  
 CS/20 odpojit od výstupu 154  
 U<sub>BB</sub>/21 odpojit od -5V

**SCHEMATICKE ZNAZORNENÍ ÚPRAV V ZAPOJENÍ ROM MODULU**






**SCHEMATICKE ZNAZORNENÍ ZAPOJENÍ ROM MODULU 2KB**



PC3/17 připojit na A/23  
 PC4/18 připojit na B/22  
 PC5/12 připojit na C/21  
 PC6/11 připojit na D/20

CS/18 samostatně připojit na výstupy 154  
 A10/19 připojit na PC2  
 OE/20 připojit na GND  
 PROG/21 připojit na 24 vyvod/ +5V

# MODUL ROM - KONTROLA OBSAHU PAMĚTI



# MODUL ROM - KONTROLA A ADRESOVÁNÍ OBVODU 8255



SCHEMA ZAPOJENÍ OBVODU 8255 ROM MODULU

ADRESNÍ SBĚRNICE	HEXA	AKTIVNÍ
7 6 5 4 3 2 1 0	F 8	PA
1 X X X 1 0 0 0	F 9	PB
1 X X X 1 0 0 1	F A	PC
1 X X X 1 0 1 1	F B	CWR

PHO - PŘÍMÉ PŘIPOJENÍ ROM MODULU  
- PŘIPOJENÍ KABELEM CPU - ROM/INT


VÝBĚR BRÁNY, REGISTRU CW  
UVOLNĚNÍ CS ROM MODUL /8255/  
BLOKOVÁNÍ CS KLV MODUL /8255/  
BLOKOVÁNÍ EI INF MODUL /3205/  
BLOKOVÁNÍ CE INF EXTERNÍ /8286/

PHO - PŘIPOJENÍ KABELEM INF - ROM/EXT

ADRESNÍ SBĚRNICE	HEXA	AKTIVNÍ
7 6 5 4 3 2 1 0	8 C	PA
1 X X 0 1 1 0 0	8 D	PB
1 X X 0 1 1 0 1	8 E	PC
1 X X 0 1 1 1 1	8 F	CWR


VÝBĚR BRÁNY, REGISTRU CW  
BLOKOVÁNÍ CS ROM MODUL /8255/  
BLOKOVÁNÍ CS KLV MODUL /8255/  
UVOLNĚNÍ CS EXT. PŘIPOJENÝ ROM MODUL /8255/  
BLOKOVÁNÍ EI INF MODUL /3205/  
UVOLNĚNÍ CE INF EXTERNÍ /8286/

TABULKA ODVOZENÍ ADRES OBVODU 8255 V ROM MODULU



SCHEMA KONTROLY OBVODU 8255 LOGICKOU SONDOU

# MODUL ROM - KONTROLA SPINACIHO OBVODU U<sub>DD</sub>




PC7	T1	T2	T3 = T4	U <sub>DD</sub>
B	K	B	K	U <sub>DD</sub>
0,1	0,8	0,8	11,2	12
1	0,8	0,05	11,4	12

merít proti GND

TABULKA NAMĚŘENÝCH HODNOT NAPĚTÍ NA SPINACIHO OBVODU U<sub>DD</sub>

SCHEMA ZAPUJENÍ SPINACIHO OBVODU U<sub>DD</sub> = 12 V




U <sub>DD</sub>	U <sub>SS</sub>	U <sub>CC</sub>	U <sub>BB</sub>	U <sub>V3±V<sub>BE</sub></sub>
12	12	12	12	12
0,1	0,8	0,8	11,2	12
1	0,8	0,05	11,4	12

SCHEMA KONTROLY NAPĚJÍ OBVODU U<sub>DD</sub>


SCHEMA KONTROLY SPINACIHO OBVODU U<sub>DD</sub>

# MODUL ROM – KONTROLA SIGNALŮ ČS






# MODUL ROM - KONTROLA DATOVEJ SBERNICE




SCHEMA ZAPOJENIA DATOVEJ SBERNICE MODULU ROM




SCHEMA KONTROLY DATOVEJ SBERNICE MODULU ROM POMOCI LOGICKEJ SONDY



# MODUL ROM - KONTROLA ADRESNÍ SBĚRNICE





SCHEMA ZAPOJENÍ ADRESNÍ SBĚRNICE MODULU ROM





SCHEMA KONTROLY ADRESNÍ SBĚRNICE MODULU ROM POMOCÍ LOGICKÉ SONDY

# **MODUL ROM - ZAPOJENÍ KABELU**




**SCHEMA ZAPOJENÍ PROPOJOVACÍHO KABELU CPU - ROM / INT**




**SCHEMA ZAPOJENÍ PROPOJOVACÍHO KABELU INT - ROM / EXT**

# MODUL CPU - ZVĚTŠENÍ KAPACITY FIRMWARE - 8 KB



SCHEMA ZAPOJENÍ DEKODÉRU ADRES - EPROM 1KB



- 1 odpojit A10 připojit A11
- 2 odpojit A11 připojit A12
- 3 odpojit A12 připojit A13
- 4 odpojit MR připojit GND
- 5 odpojit V11/12 připojit přímo A14
- 6 BEZ ZMĚN


SCHEMA ÚPRAV ZAPOJENÍ DEKODÉRU ADRES - EPROM 2KB

ADRESNÍ SBĚRNICE															ADRESY EPROM	CS
13	14	15	16	17	18	19	20	21	22	23	24	25	26	27		
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	8 0 0 0	V4
1	0	0	0	1	1	1	1	1	1	1	1	1	1	1	8 7 F F F	
1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	8 8 0 0	V5
1	0	0	1	1	1	1	1	1	1	1	1	1	1	1	8 F F F F	
1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	9 0 0 0	V6
1	0	1	0	1	1	1	1	1	1	1	1	1	1	1	9 7 F F F	
1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	9 8 0 0	V7
1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	9 F F F F	

ADRESY A0 ÷ A10 pro V4 ÷ V7  
/ ROZSAH 2KB /

3205				CS
E1	E3	E2	A2	A1
0	1	0	0	0
0	1	0	0	1
0	1	0	1	0
0	1	0	1	1
0	1	0	1	2
0	1	0	1	3


TABULKA DEKODOVÁNÍ ADRES a 2KB



SCHEMA ÚPRAV ZAPOJENÍ EPROM NA TYP 2KB

## SYSTEMOVY KONEKTOR A.2.

# APLIKACNI KONEXTOR K2

ZAJEMLIČNÍK


# НА СЪСТЕМОВЕН АНАЛИЗ

/ KOHLEO ZPÍKOU MOŽEŠ /

ZAPJENÍ SIONÁLI

NA APLIKACIJIM KONJEKTOHU KA

/ POHLÉD ZEZADU MODULU /



LAB V	7474	8286	V1	1/OR	SUBJ
7	3	2	9	8	FREEDIST
0	0	0	1	X	3,8teav
1	1	0	1	X	3,8teav
1	0	1	1	X	3,8teav
0	1	1	0	X	3,8teav
1	1	1	0	PRIKOS	
1	1	1	0	PRIKOS	
1	1	1	0	PRIKOS	
				3	OUT IN

ТАБЛИЦЫ ОЦЕНКИ ДОПУСКАЮЩИХ АЖЕЛ  
EX TERNICH KANÁLŮ



ADDBA	EXT	ADDBA	EXT
76543210		HEXA	
111011XX		BC	ED EE EF
110111XX		DC	DU DE DF
101111XX		BC	BD BE BF

nižší adrese

OE 8286 V1

Číslo	Popis	CS	EXT
A4	využití pro	CS	EXT
A5	využití pro	CS	EXT

• a6 využít pro CŠ, EXT






SCHEMA KONTROLY APLIKAČNÍHO KANÁLU K2

# POMOCI LOGICKE SONDI

SCHEMA ZATVORENÍ APLIKACÍHO KAPALU - KONEKTOR K2


# MODUL INF - KONTROLA KANÁLU GPIO 4/8 - K3

SYSTÉMOVÝ KONEKTOR K1






LEGENDA:

- INDIKACE LOGICKÉ ÚROVNĚ
- OLE VYSLANÉ KOMBINACE
- NA BRÁNU PA, PC



ADRESA	ADRS	GPIO 4/8
7 6 5 4 3 2 1 0	MEMA	BRÁNA PA
0 1 0 0 1 1 0 0	4C	BRÁNA PC
0 1 0 0 1 1 0 1	4D	BRÁNA PC
0 1 0 0 1 1 1 0	4E	BRÁNA PC
0 1 0 0 1 1 1 1	4F	BRÁNA PC




SCHEMA ZAPOJENÍ KANÁLU GPIO 4/8


SCHEMA KONTROLY KANÁLU GPIO 4/8 LOGICKOU SONDOU

# MODUL INF – KONTROLA KANÁLŮ GPIO 4/1 – K4



SYSTÉMOVÝ KONEKTOR K1



GPIO 4/1 K4



SCHEMA ZAPojENí KANÁLU GPIO 4/1




3205

blokování CS ROM MODUL

E1 4KANÁL

ADRESA	ADRS	GPIO 4/1
0 1 0 0 1 1 0 0	4C	
0 1 0 0 1 1 0 1	4D	BRÁNA PB
0 1 0 0 1 1 1 0	4E	BRÁNA PC
0 1 0 0 1 1 1 1	4F	CWR

TAJBLKA ADRES  
KANÁLU GPIO 4/1



ZAPojENí SIGNÁLŮ


NA SYSTÉMOVÉM KONEKTORU K1

/POHLÉD ZPŘEDU MODULU/

ZAPojENí SIGNÁLŮ

NA KANÁLU GPIO 4/1 KONEKTOR K4

/POHLÉD ZPŘEDU MODULU/




SCHEMA KONTROLY KANÁLU GPIO 4/1 LOGICKOU SONDOU



# MODUL INF - KONTROLA KANÁLU HPB - K5

SYSTEMOVÝ KONEKTOR K1



ZAPOJENÍ SIGNÁLŮ  
NA VÝTĚMOVÉM KONEKTORU K1  
/POHLED ZPŘEDU MODULU/








ZAPOJENÍ SIGNÁLŮ  
NA KANÁLU HPB K5  
/POHLED ZE ZADU MODULU/

ADRESA	DATA	HPB
7 6 5 4 3 2 1 0	DATA	DATA
0 1 1 1 1 0 0 0	7C	BRÁNA PA
0 1 1 1 1 0 1 0	7D	BRÁNA PB
0 1 1 1 1 1 0 0	7E	BRÁNA PC
0 1 1 1 1 1 1 1	7F	DATA

3285 — blokování CS ROM MODUL  
7KANAL — blokování CS KLV MODUL  
E1

TABULKA ADRES  
KANÁLU HPB



SCHEMA ZAPOJENÍ KANÁLU HPB

SCHEMA KONTROLY KANÁLU HPB LOGICKOU SONDOU



Autor: Mjr. Ing. Vladimír Matějka  
Názov: Osobný mikropočítač PMD-85  
Vydal: Krajský pedagogický ústav v Bratislave, 2. 7. 1988  
Zodpovedný redaktor: Ing. Vincent Blaško  
Recenzenti: Ing. Miloslav Palanský, Servisné stredisko ŠVS Piešťany  
Ing. Jozef Šimko, KPÚ Bratislava  
Rozsah:  
Rok vydania: 1989  
Náklad: 900 kusov  
Schválené: ER 6. 6. 1988  
Pre vnútornú potrebu



- 5. VI. 1989 174